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Most of modern communication devices are implemented on portable systems 
powered by a battery with limited energy. Due to their dependence on batteries, some 
efforts have to be made to minimize the power consumption of these devices. One of 
the approaches is to use low power analog-to-digital converter (ADC). This thesis 
focuses on the design implementation of low power pipelined ADC for wireless 
communication system. The pipelined ADC was realized using 1.5-bit per-stage 
structures with digital error correction. For power reduction, dedicated front-end 
sample-and-hold circuit used in conventional pipelined ADC architecture is removed. 
Furthermore, power analysis has been performed using MATLAB® to assist in 
determining the best stage resolution in pipelined stages. A dynamic comparator is 
employed to optimize further the power consumption in pipelined stages. This low 
power pipelined ADC is implemented using Siltera’s 0.18µm, 1.8-3.3V complementary 
metal oxide semiconductor process, with double layer poly-silicon and five metal 
layers. The designed pipelined ADC exhibits a 10-bit resolution at 50 Mega-Sample 
per-second and 50.82dB signal to noise and distortion ratio with an effective number of 
bits of 8.15-bit. The differential non-linearity (DNL) and the integral non-linearity 
(INL) are ±1 least-significant of bits (LSB). The power consumption is 97mW from a 













 Hampir keseluruhan alat komunikasi moden diimplementasi pada sistem mudah alih 
yang dikuasai oleh tenaga bateri yang terbatas. Disebabkan oleh kebergantungan alat-alat 
kominukasi ini kepada bateri, sesuatu usaha perlu dilakukan untuk mengurangkan 
penggunaan kuasa mereka. Salah satu pendekatan ialah dengan menggunakan penukar 
analog kepada digital (analog-digital) yang berkuasa rendah. Tesis ini memberi tumpuan 
pada pelaksanaan rekabentuk penukar analog kepada digital jenis talian paip kuasa rendah 
untuk digunakan di dalam sistem komunikasi tanpa wayar. Penukar analog-digital talian 
paip ini dihasilkan dengan menggunakan struktur 1.5-bit disetiap peringkat bersama dengan 
litar pembetulan ralat. Untuk mengurangkan penggunaan kuasa, litar khusus untuk sampel 
dan pegang yang lazimnya digunakan di bahagian hadapan kebanyakan senibina penukar 
analog-digital talian paip telah disingkirkan. Tambahan lagi, analisis mengenai penggunaan 
kuasa di dalam beberapa struktur rekabentuk telah dilakukan dengan bantuan perisian 
MATLAB® bagi menentukan senibina terbaik untuk resolusi di dalam setiap peringkat 
talian-talian paip ini. Pembanding dinamik juga turut digunakan untuk mengurangkan lagi 
penggunaan kuasa di dalam semua peringkat talian-talian paip ini. Penukar analog-digital 
yang berkuasa rendah ini telah dihasilkan dengan menggunakan teknologi 0.18µm 
pelengkap logam oksida semiconduktor daripada Siltera dengan dua lapisan polisilikon dan 
lima lapisan logam. Penukar analog-digital yang telah direkabentuk ini berjaya mencapai 
resolusi 10-bit  pada kelajuan 50 Mega sampel per satu saat dan  nisbah isyarat kepada 
hingar dan herotan  adalah 50.82dB. Disamping itu, nombor bit berkesan ialah 8.15-bit. 
Nilai ketaklurusan kebezaan dan ketaklurusan kamiran masing-masing ialah ±1 bit bererti 
terkecil. Penggunaan kuasa oleh penukar analog-digital yang direkabentuk ini ialah 
sebanyak 97mW pada voltan bekalan 3V dan seluruh keluasan bentangan termasuk pad 
masukan dan keluaran ialah 2.4mm2. 
 
